

一种全集成的 RSSI 电路

武振宇, 樊晓华, 张海英, 叶甜春

(中国科学院 微电子研究所, 北京 100029)

摘 要: 基于 $0.18\ \mu\text{m}$ RF CMOS 工艺, 设计了一种全集成的接收信号强度指示计(RSSI)电路. 该电路片内集成了限幅放大器, 全波整流器, 失调减法器, 直流失调提取电路和输出缓冲器. 该 RSSI 电路提供放大后的中频输出以及指示输入信号强度的 RSSI 电压输出. 通过在直流失调提取电路中应用微电流偏置的跨导放大器, 大幅减小了版图面积, 提高了集成度, 降低了成本. 这种 RSSI 电路不仅适合低中频接收机, 尤其适合于零中频应用. 测试结果表明, 电路实现了 55 dB 的输入线性检测范围, 同时占用版图面积为 $0.033\ \text{mm}^2$, 功耗为 3.1 mA.

关键词: RSSI; 直流失调; 跨导放大器; 零中频

中图分类号: TN722

文献标识码: A

文章编号: 1000-7180(2014)01-0116-04

A Fully Integrated RSSI Circuit

WU Zhen-yu, FAN Xiao-hua, ZHANG Hai-ying, YE Tian-chun

(Institute of Microelectronics, The Chinese Academy of Sciences, Beijing 100029, China)

Abstract: Based on $0.18\ \mu\text{m}$ RF CMOS Process, this paper presents a fully integrated received signal strength indicator, which integrates limiting amplifier, full wave rectifier, offset subtractor, dc-offset extractor and output buffer. The RSSI circuit provides amplified intermediate frequency output signal and RSSI output voltage to indicate the input signal strength. By applying weak current biased transconductor in the dc-offset extractor, the layout area has been significantly reduced. It's helpful to higher integration and lower cost. As a result, the RSSI circuit is not only suitable for low IF receiver, but also zero IF. Measurement results demonstrate the input linear detection range is larger than 55 dB. The prototype occupies active area of $0.033\ \text{mm}^2$, while consumes 3.1 mA current.

Key words: RSSI; DC-offset; transconductor; zero IF

1 引言

随着无线通讯的发展, 在复杂的环境中, 接收机接收信号的强度会在很大范围内变化, 所以需要在保证误码率的前提下控制信号的强度, 以节省功耗和延长电池的使用寿命. 通过检测接收信号的强度来控制可变增益放大器的增益, 达到功率强度控制的目的, 得到稳定的输出信号强度.

接收信号强度指示(Received Signal Strength Indicator, RSSI)电路是光通信系统和射频通信系统中常用的电路模块, 它以功率检测为目的, 通常被用于检测当前的信道状态. RSSI 实际上是一个对数放

大器, 其输出信号的幅度与输入信号的功率成线性关系. 限幅器用来对接收到的光电信号或者射频信号进行放大, 与自动增益控制器(Automatic Gain Controllor, AGC)相比, 它能够快速对输入信号进行放大, 而且放大后的方波信号可以直接作为数字信号来处理, 大大简化后续解调电路的设计.

在零中频应用时, RSSI 中限幅放大电路的直流失调是需要着重考虑的问题. 如果不采取措施, 前级的直流失调信号可能阻塞输入的中频信号, 使后级的放大电路提前饱和. 通常在 RSSI 电路中加入直流失调消除电路, 采取前馈和反馈的形式实现直流失调的消除.

收稿日期: 2013-02-23; **修回日期:** 2013-04-19

基金项目: 北京市“TD-LTE 终端射频芯片研发”资助项目(Z111100054111004)

已有多篇文献对 RSSI 的设计进行研究. Yi-Chung Chen 等人对每一级限幅放大器采用前馈形式实现直流失调的消除,每一级均需要 RC 低通滤波电路,需要较大的面积且不易实现低的截止频率,而整体的下截止频率受限于下截止频率最高的一级放大器,不易确定且性能较差^[1]. Po-Chiun Huang 等人对限幅放大器链采用全局负反馈实现直流失调抑制,为达到低的下截止频率,采用了 n 阱电阻和外接的大电容构成低通滤波器实现直流失调电压的提取. 由于全差分结构,需要外接元件和两个额外的管脚^[2]. 陈殿玉等人对每一级放大器均采用局部负反馈,减小了所需低通滤波器的电容值,从而实现了直流失调消除电路的集成. 但每一级所需的电容仍然达到了 70 pF,在多级级联时,仍会占用非常可观的版图面积,而且每一级的极点重合,必然会影响到整个电路的通带平坦度^[3].

为了克服已有技术的缺陷,本文提出将直流失调消除电路片内集成的全集成 RSSI 电路方案,实现对大动态范围输入信号的线性检测.

2 结构设计

本设计的 RSSI 电路的结构框图如图 1 所示.




图 1 RSSI 电路的结构框图

输入中频信号经过限幅放大器链放大,由输出缓冲器驱动负载. 同时全波整流器将每一级放大器输出电压转化为电流,输出电流相加后,经过低通滤波器,得到指示输入信号幅度的 RSSI 输出电压. 为了尽可能扩大输入信号幅度的检测范围,设计使 RSSI 的输出电压近似地与输入信号幅度成对数关系.

2.1 限幅器设计

限幅器中,放大单元的级数直接影响整个限幅器的增益、带宽以及功耗. 设限幅放大器链由 N 个相同的增益级构成,每一级的增益带宽级为 $G \cdot BW$,总增益为 A_t ,由文献[2]可知,功耗与带宽间的关系为

$$P_t \propto N (G \cdot BW)^2 = N \left[A_t^{1/N} \cdot \frac{1}{\sqrt{2^{1/N} - 1}} \right]^2 \quad (1)$$

根据应用,本设计中限幅放大器的总增益为 80 dB. 如图 2 所示,在放大器级数取 7 ~ 12 级时,功耗较低. 本设计取限幅器的级数为 7.




图 2 限幅放大器功耗和放大器级数的关系

确定了放大器级数后,可以进行具体模块的设计. 限幅器的电路如图 3 所示.




图 3 限幅器的电路图

M_0 、 M_1 、 M_2 构成输入差分对, M_3 、 M_5 和 M_4 、 M_6 构成 1:1 的电流镜结构, M_7 、 M_8 为二极管连接的负载管. 这样输入管和负载管具有相同的偏置电流,限幅放大器的增益为

$$A_v = \frac{g_{m1}}{g_{m7}} = \sqrt{\frac{(W/L)_1}{(W/L)_7}} \quad (2)$$

可见,增益只与晶体管尺寸的比值相关,从而极大地减小了工艺角偏差对电路性能的影响.

2.2 失调减法器设计

直流失调提取电路提取输出的直流失调电压后,送入失调减法器,这样,中频输入减去直流失调电压后,送入限幅放大器. 失调减法器电路如图 4 所示.

M_1 、 M_2 为输入差分对, M_{01} 、 M_{02} 为直流失调输入差分对,两组输入管的漏端采用交叉连接结构,实现输入信号相减的功能. M_3 、 M_4 由 V_{bp} 偏置,为电路提供电流源, M_7 、 M_8 为两组差分对的尾电流源. M_5 、 M_6 为二极管连接的负载管. 失调减法器的增益设置在大约 0 dB.




图4 失调减法器的电路图

2.3 全波整流器设计

RSSI 电路的输出功率指示信号为直流电压信号,故需要一个全波整流器将放大器输出的交流电压信号转化为全波整流的电流信号,然后通过低通滤波器输出一个直流电压信号,完成交流信号到直流信号的转化.本设计采用非平衡的源极耦合对结构,其电路图如图 5 所示.




图5 全波整流器的电路图

M_2 、 M_4 的尺寸选为 M_1 、 M_3 的 K 倍. M_7 、 M_8 和 M_9 、 M_{10} 分别为两组电流镜. 这样, M_2 和 M_4 的电流之和减去 M_1 和 M_3 的电流之和就得到了全波整流器的电流输出. 设流过 M_5 和 M_6 的偏置电流为 I_0 , $\beta = \mu_n(C_{ox}/2)(W/L)$, 则可以推导得到整流器的输出电流与输入电压的关系如式(3)所示^[4-6]:

$$I_{out} = \begin{cases} 2 \frac{K-1}{K+1} I_0 - 4 \frac{K(K-1)\beta V_{in}^2}{(K+1)^2}, & |V_{in}| \leq \sqrt{\frac{I_0}{K\beta}} \\ \frac{1}{(K+1)^2} [-2(K-1)K\beta V_{in}^2 - 4K\beta |V_{in}| \sqrt{(K+1) \frac{I_0}{\beta} - KV_{in}^2}] + \frac{2KI_0}{K+1}, & \sqrt{\frac{I_0}{K\beta}} \leq |V_{in}| \leq \sqrt{\frac{I_0}{\beta}} \\ 0, & |V_{in}| \geq \sqrt{\frac{I_0}{\beta}} \end{cases} \quad (3)$$

当 $|V_{in}| \leq \sqrt{\frac{I_0}{K\beta}}$ 时, I_{out} 与 V_{in} 的关系为抛物线, 当 $\sqrt{\frac{I_0}{K\beta}} \leq |V_{in}| \leq \sqrt{\frac{I_0}{\beta}}$ 时, I_{out} 与 V_{in} 的关系近

似为对数函数, 当 $|V_{in}| \geq \sqrt{\frac{I_0}{\beta}}$ 时, $I_{out} = 0$. 调整 K 的取值, 就可以调整对数函数区间的范围. 本设计中 K 的取值为 4.

2.4 直流失调提取电路设计

本文提出一种新的直流失调提取电路, 如图 6 所示, 将输出信号由低通滤波器提取直流信号. 由于限幅放大器链的增益高达 80 dB, 对低通滤波器达到低的下限截止频率提出很大的挑战. 本设计中, 低通滤波器由等效为大电阻的跨导放大器 G_{m1} 或 G_{m2} 和跨接在输出端的电容 C_0 组成. 跨导放大器由微电流进行偏置, 如图 7 所示. 本设计中, 通过电流镜将跨导放大器的微电流偏置在 20 pA, 配合 40 pF 的 PMOS 电容, 可以实现 30 kHz 的下限截止频率.




图6 直流失调提取电路




图7 跨导放大器电路

3 版图设计和仿真

本设计基于 0.18 μm RF CMOS 工艺, 在 Cadence 平台中完成版图, 版图总面积为 $226 \mu\text{m} \times 146 \mu\text{m}$. 由于直流失调提取电路中微电流跨导放大器的应用, 减小了低通滤波器中的大电阻和大电容的面积, 从而大幅减小了整体版图的面积, 提高了集成度, 降低了成本. 版图示意如图 8 所示, 其中, 可配置的直流失调提取电路所占的面积小于整个版图面积的一半. 整个 RSSI 电路在 1.8 V 的电压下, 消耗 3.1 mA 的电流. 经过 RC 参数提取后, RSSI 电路后仿真的结果如图 9 所示. 在 RSSI 输入信号从 $-85 \sim -5$ dBm 变化时, 输出电压从 1.46 V 线性下降到 0.34 V, 实现了大约了 80 dB 的线性检测范围.




图 8 RSSI 电路的版图




图 9 RSSI 电路的输出电压随输入功率变化的仿真

4 芯片测试

芯片测试时,在 RSSI 输出端外接 $8.5\text{ k}\Omega$ 电阻和 800 pF 的电容将电流转化为电压.通过 Agilent E4438C 信号发生器产生正弦信号,改变输入功率,测量对应的输出直流值.图 10 所示为随着输入信号幅度变化,测试得到的 RSSI 输出和线性误差分析.




图 10 RSSI 的输出电压及线性误差

可以看到,输入信号功率从 $-55\sim 0\text{ dBm}$ 变化时(相对 $50\text{ }\Omega$ 负载),输出从 1.36 V 线性下降到 0.41 V ,斜率为 17 mV/dBm .右侧的纵坐标表示上

述近似直线的线性误差,在这段范围内线性误差小于 1.5 dB .当输入信号功率继续降低时,信号被噪底淹没,影响了线性范围的进一步测量.

5 结束语

本文设计了一种将直流失调消除电路全集成的 RSSI 电路,通过在直流失调提取电路中应用由微电流偏置的跨导放大器,大幅减小了版图面积,有助于提高集成度,降低成本.本文的 RSSI 电路可实现限幅放大和场强指示的功能,具有外围器件少,低成本,高集成度,检测动态范围大,线性度好等特点,可以广泛应用于无线通信、光纤通信等接收机中,不仅适合低中频应用,尤其适合于零中频应用.

参考文献:

- [1] Yi-Chung Chen, Yi-Chang Wu, Po-Chiun Huang. A 1.2-V CMOS Limiter / RSSI / Demodulator for Low-IF FSK Receiver[C]// IEEE 2007 Custom Integrated Circuits Conference (CICC). San Jose, CA: IEEE, 2007:217-220.
- [2] Po-Chiun Huang, Yi-Huei Chen, Chong-Kuang Wang. A 2-V 10, 7-MHz CMOS Limiting Amplifier/RSSI[J]. IEEE Journal of Solid-State Circuits, 2000, 35(10): 1474-1480.
- [3] 陈殿玉, 孙伟明, 秦世才, 等. 现代光通讯中的全集成 CMOS 限幅器及场强指示电路[J]. 光电子·激光, 2007, 18(2):167-174.
- [4] Wu Chunpan, Tsao Henwai. A 110-MHz 84-dB CMOS programmable gain amplifier with integrated RSSI function[J]. IEEE Journal of Solid-State Circuits, 2005, 40(6):1249-1258.
- [4] Kimura Katsuji. A CMOS logarithmic IF amplifier with unbalanced source-coupled Pairs[J]. IEEE Journal of Solid-State Circuits, 1993, 28(1):78-83.
- [5] 王静光, 马德群, 洪志良. 用于蓝牙接收通道的 CMOS 限幅放大器和功率指示计[J]. 应用科学学报, 2005, 23(5): 478-482.

作者简介:

武振宇 男,(1982—),助理研究员.研究方向为射频和模拟集成电路.